作者:-1????發(fā)布時(shí)間:2022-10-18 14:07 ????瀏覽次數 :
Bandwidth and Interleaving
閃存包接收命令和傳輸數據的串行接口是SSD性能的主要瓶頸。三星部分需要大約100μs才能將4KB頁(yè)面從片內寄存器傳輸到片外控制器。這使將數據從NAND單元移入寄存器所需的25μs相形見(jiàn)絀。當這兩個(gè)操作串聯(lián)時(shí),閃存包每秒只能產(chǎn)生8000頁(yè)讀?。?2 MB /秒)。如果在die內采用交織,則單個(gè)部分的最大讀取帶寬提高到每秒10000個(gè)讀?。?0 MB /秒)。另一方面,寫(xiě)入每頁(yè)需要與讀取相同的100μs串行傳輸時(shí)間,但編程時(shí)間為200μs。在沒(méi)有交錯的情況下,這給出了每秒3330頁(yè)(13 MB /秒)的最大單部分寫(xiě)入速率。交錯串行傳輸時(shí)間和程序操作使總帶寬加倍。理論上,因為我們正在考慮的封裝上有兩個(gè)獨立的die,我們可以將兩個(gè)die上的三個(gè)操作交錯放在一起。這將允許寫(xiě)入和讀取以串行互連的速度進(jìn)行。